35. 如圖(十四)所示之邏輯閘電路，若X 之輸入固定為1，Y 之輸入時序信號為10110010_{(2 )}， 則輸出信號Z 為何？
(A) 10110010_{( 2 )}
(B) 00000000_{(2 )}
(C) 11111111_{(2 )}
(D) 01001101_{( 2 )}

相關試題

相關試卷