阿摩線上測驗
登入
首頁
>
初等/五等/佐級◆電子學大意
>
100年 - 100 原住民族特種考試_五等_電子工程:電子學大意#48467
> 試題詳解
15 如圖之二極體電路,若輸入波v
S
為正弦波,且其週期為T,則電路之輸出波形最接近下列何者﹖
答案:
登入後查看
統計:
A(21), B(2), C(1), D(5), E(0) #1241300
詳解 (共 2 筆)
張育騰(已考上初、普、高考)
B1 · 2016/09/06
#1459385
圖呢?
0
0
張育騰(已考上初、普、高考)
B2 · 2016/10/26
#1489635
啊摩,試題少電路圖
0
0
私人筆記 (共 1 筆)
Alice
2025/12/30
私人筆記#7687888
未解鎖
題目解析:二極體整流濾波電路輸出波形判...
(共 233 字,隱藏中)
前往觀看
1
0
其他試題
11 如圖,欲使此四對一多工器執行 NAND 運算,如其輸出所示,則輸入信號(a, b, c, d)應為何種資料? (A)(0, 0, 0, 1) (B)(0, 0, 1, 1) (C)(1, 1, 0, 0) (D)(1, 1, 1, 0)
#1241296
12 如圖所示之CMOS電路,輸出F與VDD之間為pFETs元件組態,輸出F與接地之間為nFETs元件組態, 則其輸出F為:
#1241297
13 考慮一加強型NMOS電晶體,於VGS = 3.3 V且 VDS = 2 V時量得電流 ID = 1.5 mA,同一製程之電晶體 若在相同操作電壓下欲得到更大之電流,可藉由下列何項方式達成? (A)選擇閘氧化層(gate oxide)厚度較厚之元件 (B)選擇通道長度(channel length)較長之元件 (C)選擇通道寬度(channel width)較大之元件 (D)使基板(substrate)偏壓由 VSB = 0V至VSB = 2V
#1241298
14 如圖,此兩輸入端(two-input)之二極體(diode)邏輯電路,可執行何項運算? (A) NOT (B) AND (C) OR (D) NAND
#1241299
16 理想運算放大器具有虛擬短路(virtual short circuit)性質時,主要是因為那兩端之間存在回授電路所 致? (A)反相端(inverting terminal)與輸出端(output node)之間 (B)非反相端(non-inverting terminal)與輸出端(output node)之間 (C)反相端(inverting terminal)與接地(ground)之間 (D)非反相端(non-inverting terminal)與接地(ground)之間
#1241301
17 在室溫下,考慮一pn接面矽半導體,p側之電子濃度為 1×107 cm -3,n側之電洞濃度為 1×105 cm -3,當 施加一逆向偏壓時,空乏區之分布應為下列何者? (A)大部分空乏區位於 n 側 (B)大部分空乏區位於 p 側 (C)n 側空乏區與 p 側空乏區一樣大 (D)p 側沒有空乏區
#1241302
18 如圖為共源級放大器(common source amplifier)電路,其飽和區之電流方程式為IDp = KP(VSGP – |VTP|)2 , 電晶體參數為:KP = 1 mA/V2 ,VTP = -2 V,且λ= 0。若電路參數RD = 1 kΩ,RL= ∞ 且VSDQ = 5 V,則 此放大器之小信號電壓增益為: (A)-2 (B)-4 (C)-6 (D)-8
#1241303
19 欲對一 MOSFET 放大器電路之電壓增益作頻率響應之分析,若此電路中同時含有旁路電容(bypass capacitor)及耦合電容(coupling capacitor),則此電路在分析時,對於電路中各種電容狀態之設定, 下列何項最為正確? (A)進行低頻帶(low frequency)分析時,MOSFET 電晶體內部電容短路 (B)進行中頻帶(midband frequency)分析時,旁路電容開路、耦合電容短路 (C)進行高頻帶(high frequency)分析時,旁路電容短路、耦合電容短路 (D)無論頻率高低,一律設定旁路電容開路、耦合電容短路
#1241304
20 如圖電路中,其中的運算放大器為理想情況下,令V1 =4V,V2 =1V及V3 =4V,求其輸出電壓Vo為: (A) 3V (B) 1.5 (C)-1V (D) -2.5V
#1241305
21 如圖之電流鏡偏壓電路,若 M1,M2,M3 及 M4 為完全相同且尺寸一樣的四個加強型 MOSFET 電晶 體,下列敘述何者錯誤? (A)為使電路提供穩定電流,四個電晶體均需工作於飽和區 iOUT (saturation region) (B)iOUT = IREF C)vDS(M1) = vDS(M3) (D)此疊接電流鏡(cascode current mirror)之架構可降低輸 出電阻值
#1241306