阿摩線上測驗
登入
首頁
>
初等/五等/佐級◆電子學大意
>
100年 - 100 原住民族特種考試_五等_電子工程:電子學大意#48467
> 試題詳解
10 差動放大器能消除下列何種雜訊?
(A)同相單端輸入雜訊
(B)同相雙端輸入雜訊
(C)反相單端輸入雜訊
(D)反相雙端輸入雜訊
答案:
登入後查看
統計:
A(3), B(30), C(2), D(7), E(0) #1241295
詳解 (共 1 筆)
傑K
B1 · 2018/06/20
#2862901
差動放大電路是放大兩輸入訊號的差量,若兩...
(共 91 字,隱藏中)
前往觀看
10
0
私人筆記 (共 1 筆)
Alice
2025/12/30
私人筆記#7687846
未解鎖
差動放大器的雜訊消除特性 差動放大...
(共 161 字,隱藏中)
前往觀看
1
0
其他試題
6 一箝位電路如圖所示,若D為理想二極體,試問輸出電壓Vo之範圍為何?
#1241291
7 下列那一類功率放大器電晶體導通角度最小: (A) A 類 (B) AB 類 (C) B 類 (D) C 類
#1241292
8 編號 7805 的穩壓積體電路,一般應用於多少伏特的穩壓電路: (A)-5V (B)-12V (C) 12V (D) 5V
#1241293
9 一差動放大器之共模拒斥比CMRR=1000,差模增益Ad = 50,兩個輸入訊號分別為 150 μV及 50 μV,則 輸出電壓為下列何者? (A) 0.5005 mV (B) 5.005 mV (C) 50.05 mV (D) 500.5 mV
#1241294
11 如圖,欲使此四對一多工器執行 NAND 運算,如其輸出所示,則輸入信號(a, b, c, d)應為何種資料? (A)(0, 0, 0, 1) (B)(0, 0, 1, 1) (C)(1, 1, 0, 0) (D)(1, 1, 1, 0)
#1241296
12 如圖所示之CMOS電路,輸出F與VDD之間為pFETs元件組態,輸出F與接地之間為nFETs元件組態, 則其輸出F為:
#1241297
13 考慮一加強型NMOS電晶體,於VGS = 3.3 V且 VDS = 2 V時量得電流 ID = 1.5 mA,同一製程之電晶體 若在相同操作電壓下欲得到更大之電流,可藉由下列何項方式達成? (A)選擇閘氧化層(gate oxide)厚度較厚之元件 (B)選擇通道長度(channel length)較長之元件 (C)選擇通道寬度(channel width)較大之元件 (D)使基板(substrate)偏壓由 VSB = 0V至VSB = 2V
#1241298
14 如圖,此兩輸入端(two-input)之二極體(diode)邏輯電路,可執行何項運算? (A) NOT (B) AND (C) OR (D) NAND
#1241299
15 如圖之二極體電路,若輸入波vS為正弦波,且其週期為T,則電路之輸出波形最接近下列何者﹖
#1241300
16 理想運算放大器具有虛擬短路(virtual short circuit)性質時,主要是因為那兩端之間存在回授電路所 致? (A)反相端(inverting terminal)與輸出端(output node)之間 (B)非反相端(non-inverting terminal)與輸出端(output node)之間 (C)反相端(inverting terminal)與接地(ground)之間 (D)非反相端(non-inverting terminal)與接地(ground)之間
#1241301