七、依圖五之時序關係（timing diagram）設計一步進馬達驅動電路，B₀, B₁為輸入訊號，而φ₁, φ₂, φ₃, φ₄為輸出訊號。採用數顆基本邏輯閘元件設計。此電路的輸入訊號為B₀, B₁，而輸入訊號為φ₁, φ₂, φ₃, φ₄。其中輸入訊號 B₀, B₁由一上數/下數計數器產生。（10 分）

阿摩線上測驗 · -0001-11-30T00:00:00+08:06

七、依圖五之時序關係（timing diagram）設計一步進馬達驅動電路，B0, B1為輸入訊號，而φ1, φ2, φ3, φ4為輸出訊號。採用數顆基本邏輯閘元件設計。此電路的輸入訊號為B0, B1，而輸入訊號為φ1, φ2, φ3, φ4。其中輸入訊號 B0, B1由一上數/下數計數器產生。（10 分）

相關申論題

相關試卷