阿摩線上測驗 登入

104年 - 104 高等考試_三級_電子工程：半導體工程#39446

科目：半導體工程 | 年份：104年 | 選擇題數：0 | 申論題數：11

試卷資訊

所屬科目：半導體工程

選擇題 (0)

申論題 (11)

⑴反應速率活化能 Ea = 0.5 eV 固定，T = 450 K 之反應速率為 T = 400 K 之幾倍？
⑵ T = 400 K 固定，當 Ea = 0.4 eV 時之反應速率為 Ea = 0.5 eV 之幾倍？
⑴三層堆疊換算成 SiO2 之等效厚度（equivalent oxide thickness）為多少？
⑵加上偏壓 5 V 於三層材料，各別之壓降 VAl2O3、VHfO2 及 VSiO2 為多少？
三、在 n 通道 MOSFET 製程技術中，利用間隙壁（spacer）及兩次離子佈植實施 LDD （lightly doped drain）結構，請說明製程步驟。（15 分）
四、在 p 通道 MOSFET 製程技術中，利用深淺不同之離子佈植進行臨限電壓調整 （VT-adjust）及抗擊穿（antipunch-through）佈植，請以 p-MOSFET 元件結構剖面 圖說明兩佈植區域位置及其實施理由。（15 分）
⑴ PSG 用途為何及需摻雜何種元素。
⑵ BPSG 用途為何及需摻雜何種元素。
⑶ FSG 用途為何及需摻雜何種元素。
⑴ n =？（8 分）
⑵ DC bias =？（7 分）