阿摩線上測驗
登入
首頁
>
初等/五等/佐級◆電子學大意
>
97年 - 97 鐵路特種考試_佐級_電子工程:電子學大意#22359
> 試題詳解
15 關於序向邏輯(Sequential Logic),下列敘述何者正確?
(A)與輸入函數無關,與先前輸入值無關
(B)與輸入函數無關,與先前輸入值有關
(C)與輸入函數有關,與先前輸入值無關
(D)與輸入函數有關,與先前輸入值有關
答案:
登入後查看
統計:
A(1), B(11), C(12), D(43), E(0) #852643
詳解 (共 1 筆)
ccgc
B1 · 2019/06/13
#3411507
序向邏輯電路, 輸出端拉回授到輸入端,下...
(共 92 字,隱藏中)
前往觀看
10
0
其他試題
11 圖為共源極放大器高頻響應之等效電路,輸入端之米勒(Miller)電容為何? (A) Cgs (B) Cgd (C) Cgs (1+gmRL) (D) Cgd (1+gmRL)
#852639
12 一 CMOS inverter 如圖所示,當輸入電壓 VI = 0 時,則輸出電壓 VO約為: (A) VDD (B) VDD-|Vt| (C) VDD/2 (D) 0
#852640
13 射極隨耦器有良好的高頻響應,是由何原因所造成? (A)電壓增益大 (B)輸出阻抗大 (C)有厄利效應(Early Effect) (D)無米勒效應(Miller Effect)
#852641
14 如圖所示的邏輯電路,此電路的功能為: (A) NAND (B) NOR (C) XOR (D) AND
#852642
16 對於動態隨機存取記憶體(DRAM)與靜態隨機存取記憶體(SRAM)工作方式比較的敘述,下列何者正確? (A) DRAM 內記憶胞(memory cell)的資料(data)會隨時間變化 (B) DRAM 內記憶胞(memory cell)的陣列結構可隨時調整 (C) SRAM 內記憶胞(memory cell)的資料(data)在無電源供應情形下也能靜態維持準位 (D) SRAM 內記憶胞(memory cell)的陣列結構在無電源供應情形下也能靜態維持不變
#852644
17 有一邏輯電路執行 ,則下列何者正確? (A) A = 0,B = 0;Y = 0 (B) A = 0,B = 1;Y = 0 (C) A =1,B = 0;Y = 0 (D) A = 1,B = 1;Y = 0
#852645
18 變容二極體可以應用於下列何種電路? (A)比較電路 (B)轉換電路 (C)諧振電路 (D)數位電路
#852646
19 需要週期性的更新(periodic refresh)以防止儲存資訊流失的是: (A)唯讀記憶體(ROM) (B)靜態隨機存取記憶體(SRAM) (C)動態隨機存取記憶體(DRAM) (D)所有記憶體均需要週期性的更新
#852647
20 圖所示電路中,BJT 之 VCE值約為: (A) 6.5 V (B) 7.4 V (C) 8.3 V (D) 9.2 V
#852648
21 雙極性接面電晶體(BJT)放大器的下列組態中,何者的電壓增益較小? (A) CE 組態 (B) CB 組態 (C) CC 組態 (D)疊接(cascode)組態
#852649