12 如圖所示之CMOS電路，輸出F與VDD之間為pFETs元件組態，輸出F與接地之間為nFETs元件組態，則其輸出F為： (A) (B)(x + y)(w + z) (C)(x + w)(y + z) (D)

12 如圖所示之CMOS電路，輸出F與V_DD之間為pFETs元件組態，輸出F與接地之間為nFETs元件組態，則其輸出F為：
(A)

(B)(x + y)(w + z)
(C)(x + w)(y + z)
(D)

答案：登入後查看
統計： A(12), B(3), C(12), D(54), E(0) #1197181

詳解 (共 1 筆)

Rascal

B1 · 2017/05/08

#2177648

( X 串 W ) 並 ( Y 串 Z ...

(共 178 字，隱藏中）

前往觀看

19 欲對一 MOSFET 放大器電路之電壓增益作頻率響應之分析，若此電路中同時含有旁路電容（bypass capacitor）及耦合電容（coupling capacitor），則此電路在分析時，對於電路中各種電容狀態之設定，下列何項最為正確？ (A)進行低頻帶（low frequency）分析時，MOSFET 電晶體內部電容短路 (B)進行中頻帶（midband frequency）分析時，旁路電容開路、耦合電容短路 (C)進行高頻帶（high frequency）分析時，旁路電容短路、耦合電容短路 (D)無論頻率高低，一律設定旁路電容開路、耦合電容短路

12 如圖所示之CMOS電路，輸出F與V_DD之間為pFETs元件組態，輸出F與接地之間為nFETs元件組態，則其輸出F為：
(A)
(B)(x + y)(w + z)
(C)(x + w)(y + z)
(D)

詳解 (共 1 筆)

相關試題

相關試卷

12 如圖所示之CMOS電路，輸出F與VDD之間為pFETs元件組態，輸出F與接地之間為nFETs元件組態， 則其輸出F為： (A) (B)(x + y)(w + z) (C)(x + w)(y + z) (D)

詳解 (共 1 筆)

相關試題

相關試卷

12 如圖所示之CMOS電路，輸出F與V_DD之間為pFETs元件組態，輸出F與接地之間為nFETs元件組態，則其輸出F為：
(A)
(B)(x + y)(w + z)
(C)(x + w)(y + z)
(D)