33 下列關於傳輸延遲的描述何者最正確？
(A)傳輸延遲愈大代表操作速度愈快
(B)高至低傳輸延遲定義為輸出由高邏輯電壓從其 90%下降至其 10%所需的時間
(C)傳輸延遲不受負載電容的影響
(D)當功率消耗增加，傳輸延遲就會隨之增加

36 如圖所示之電路，若 A=5 V，B=C=D=0 V，則下列何者最正確？ (A)IE1 =0 mA (B)IE3 =0.239 mA (C)IE5 =1.72 mA (D)VY =5 V

37 如圖所示之電路為一 n-bit 之位址解碼器（address decoder）。假設一記憶體安排為方形陣列（square array）型式，而行與列之位址解碼器採用如圖所示之方式，求 4K 記憶體所需之解碼器電晶體數目為何？ (A)384 (B)564 (C)896 (D)1024

38 有一感知放大器（sense amplifier, SA）細部的電晶體電路如下圖所示，並顯示出等效寄生的電容CD、。當時脈ΦS=0 時，感知放大器不動作；當時脈ΦS=1 時，感知放大器才會動作。設每一對PMOS-NMOS 串聯路徑的轉移特性（voltage transfer characteristic, VTC）經適當設計後，其轉態的輸入準位為 0.5VDD，如下圖所示。若時脈ΦS=由 0 轉成 1 之前，已知位元信號線D、  的電壓分別為VD=0.4 VDD、 =0.6 VDD，當時脈ΦS=1 後，試分析位元信號線D、 D 最終穩定的電壓： (A)信號線D最終穩定的電壓接近 0 V、信號線 D 最終穩定的電壓接近VDD (B)信號線D最終穩定的電壓接近 0.3 VDD、信號線 D 最終穩定的電壓接近 0.7 VDD (C)信號線D、  最終穩定的電壓接近 0.5 VDD (D)信號線D最終穩定的電壓接近 0.6 VDD、信號線  終穩定的電壓接近 0.4 VDD

39 下列有關於 DRAM 電路儲存資料方式的描述何者最正確？ (A)資料儲存於電容 (B)資料儲存於正反器（flip flop） (C)資料儲存在閂鎖器（latch） (D)資料儲存於電感

40 記憶體晶片在 5 V 電源下，以 100 ns 週期連續操作，晶片功率消耗為 400 mW，在任一週期中有動作的所有邏輯的總電容約為何？ (A)0.8 nF (B)1 nF (C)1.6 nF (D)2 nF

1 在二極體的I-V關係式 ID=IS()中， VT為： (A)爾利（Early）電壓 (B)熱（thermal）電壓 (C)臨界（threshold）電壓 (D)偏移（offset）電壓

2 相較於開路（open circuit）的 pn 接面，逆偏下的 pn 接面： (A)空乏區寬度減少 (B)擴散電流（diffusion current）增加 (C)空乏區內的位能障礙增加 (D)空乏區內的空間電荷減少

3 利用何種物理實驗效應可以判定出半導體是屬於正（P）型或負（N）型？ (A)霍爾（Hall）效應 (B)光電效應 (C)黑體輻射效應 (D)磁鐵磁性吸引效應

4 若P-N接面二極體之導通電壓為 0.7 V，且導通電阻值為 0 Ω。若Vi = 5sinωt (V)，且電容之初始電壓為 0 V，假設不考慮電容內阻，下列敘述何者最正確？ (A)ω越小，Vo之峰值（peak value）不變，谷值（bottom value）變小 (B)電容越小，Vo之漣波（ripple）越小 (C)ω 越大，漣波越大 (D)電阻越大，Vo之漣波越大

5 雙極性接面電晶體（BJT）在主動區（active region）操作下，其偏壓方式為： (A)B、E 間逆偏，C、B 間順偏 (B)B、E 間順偏，C、B 間逆偏 (C)B、E 間及 C、B 間均逆偏 (D)B、E 間及 C、B 間均順偏

115年 - 115 初等考試_電子工程：電子學大意#136710

114年 - 114 初等考試_電子工程：電子學大意#124880

113年 - 113 初等考試_電子工程：電子學大意#118527

112年 - 112 地方政府特種考試_五等_電子工程：電子學大意#118362

112年 - 112 鐵路、國家安全情報特種考試_佐級、五等_電子工程、電子組：電子學大意#114944

112年 - 112 身心障礙特種考試_五等_電子工程：電子學大意#113943

112年 - 112 初等考試_電子工程：電子學大意#112891

111年 - 111 地方政府特種考試_五等_電子工程：電子學大意#112600

111年 - 111 鐵路特種考試_佐級_電子工程：電子學大意#108515

111年 - 111 初等考試_電子工程：電子學大意#105667