6 如圖,CMOS 場效電晶體的輸入端 vI接 VDD時,其輸出端 vo是處於下列何種狀態?
(A)上拉(pull-up)至 VDD
(B)下拉(pull-down)至地
(C)VDD/2
(D)QP與 QN皆關閉,輸出浮接5ee97ae410241.jpg

答案:登入後查看
統計: A(18), B(130), C(24), D(8), E(0) #2354756

詳解 (共 1 筆)

#4076149
輸入為"+" ---> QN開 -...
(共 70 字,隱藏中)
前往觀看
11
0

私人筆記 (共 2 筆)

私人筆記#2609129
未解鎖
Vi=VDD , Qp截止 Qn導通 V...
(共 55 字,隱藏中)
前往觀看
2
0
私人筆記#7571878
未解鎖


(共 0 字,隱藏中)
前往觀看
1
0